Postgrid Clock Routing for High Performance Microprocessor Designs

机译：用于高性能微处理器设计的后栅格时钟路由

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Haitong Tian; Wai-chung Tang; Evangeline F. Y; C. N. Sze;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Postgrid Clock Routing for High Performance Microprocessor Designs [J] . Tian H., Tang W.-C., Young E. F. Y., Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on . 2012,第2期

机译：用于高性能微处理器设计的后网格时钟路由
2. A New Clock Routing Algorithm Using Link-Edge Insertion for High Performance IC Design [J] . Kwang-Ki Ryoo, Hyunchul Shin, Jong-Wha Chong IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences . 2000,第6期

机译：一种采用链路边缘插入的新型时钟路由算法，用于高性能IC设计
3. Planar clock routing for high performance chip and packageco-design [J] . Qing Zhu, Wayne Wei-Ming Dai IEEE transactions on very large scale integration (VLSI) systems . 1996,第2期

机译：用于高性能芯片和封装协同设计的平面时钟路由
4. Grld-to-Ports Clock Routing for High Performance Microprocessor Designs [C] . Haitong Tian, Wai-Chung Tang, Evangeline F. Y. Young, Proceedings of the 2011 ACM/SIGDA international symposium on physical design. . 2011

机译：适用于高性能微处理器设计的从端口到端口的时钟路由
5. A novel double edge-triggered pulse-clocked TSPC D flip-flop for high-performance and low-power VLSI design applications. [D] . Pontikakis, Bill. 2003

机译：一种新颖的双边沿触发脉冲时钟TSPC D触发器，适用于高性能和低功耗VLSI设计应用。
6. The design of a microprocessor system for automatic signal averaging andpercentage purity calculations coupled to a nuclear magnetic resonancespectrometer [O] . F. Morley, I. K. ONeill, M. A. Pringuer, 1979

机译：用于自动信号平均和处理的微处理器系统的设计与核磁共振耦合的纯度百分比计算光谱仪
7. Grid-to-Ports Clock Routing for High Performance Microprocessor Designs [O] . Haitong Tian, Wai-chung Tang, Evangeline F. Y. Young, 2013

机译：适用于高性能微处理器设计的网格到端口时钟路由
8. Electron Lithography STAR Design Guidelines. Part 3: The Mosaic Transistor Array Applied to Custom Microprocessors. Part 4: Stores Logic Arrays, SLAS Implemented with Clocked CMOS [R] . Trotter, J. D. 1982

机译：电子光刻sTaR设计指南。第3部分：用于定制微处理器的马赛克晶体管阵列。第4部分：存储逻辑阵列，sLas用时钟CmOs实现

Postgrid Clock Routing for High Performance Microprocessor Designs

著录项

引文网络

相似文献

相关主题

期刊订阅